RISC-V II(特権モードとトラップ処理)

RISC-V の特権アーキテクチャ仕様にもとづき、M/S/U の3つの特権モードと、トラップが起きたときに CPU が何を保存し、どこへ飛び、どうやって元に戻るのかを CSR(制御状態レジスタ)の単位で追いかけます。mtvec のベクタ方式、mepc/mcause の中身、mstatus による割り込み許可の退避、mret/sret の復帰動作、satp によるページング設定まで、OS の最下層で必ず触れる仕組みを理解できます。実務でカーネルやブートコードを読むときに「この CSR は何のためにあるのか」が自分の言葉で説明できる状態を目指します。